本期“至善芯语”集成电路系列讲座邀请到北京大学吴恒教授为我们做“超微缩倒装堆叠晶体管（FFET）工艺与设计技术”相关报告与交流，欢迎各位行业同仁、研究生们参会并交流。

讲座信息

报告人：北京大学

             吴恒

主持人：东南大学 

             符芷源 

主题：超微缩倒装堆叠晶体管（FFET）工艺与设计技术

时间：2025年1月13日（周一）10：00-11：30

地点：EDA国创中心201会议室

        （南京市江北新区星火路17号创智大厦B座）

嘉宾介绍

吴恒

北京大学

现任北京大学集成电路学院博士生导师、副教授、研究员。2016年博士毕业于美国印第安纳州普渡大学电子与计算机工程系。后于加入美国IBM研究院托马斯沃森研究中心任研究员，2023年加入北京大学集成电路学院。

长期从事先进半导体微纳电子器件与工艺、电学和材料表征、设计工艺协同优化等的研究，在半导体先进工艺、硅/锗、三五族半导体、和新型存储器等领域有广泛经验。在国际期刊和会议上共发表文章/专著章节近70篇（第一作者/通讯作者22篇），其中以第一作者/通讯作者身份在半导体顶级会议IEDM、VLSI上发表论文9篇，文献引用超2300次，已受理或授权美国/国际/中国专利近450项。以第一作者身份获4项重要国际会议最佳论文奖(含VLSI)，获IEEE Paul Rappaport奖，并获“IBM发明大师”称号。

报告摘要

本研究提出了一种晶体管级三维集成方案—倒装堆叠三维集成（Flip3D，F3D），首创利用晶圆背部进行晶体管三维堆叠新方法，有效融合了晶圆背部互连和晶体管三维堆叠。将晶圆背部互连的研究思路应用于堆叠晶体管器件之上，通过在晶圆的正反两面制造晶体管和互连线。其可以极大提升芯片集成密度、电路设计灵活度和性能，并可大幅放宽工艺开发对深宽比的要求。本研究详细分析了F3D技术的关键单步工艺开发、性能评估、电路设计等，提供了超越围栅GAA器件的下一代堆叠器件实现新思路。